Architekturen

in der maximal realisierbaren Zugriffsgeschwindigkeit – unterscheiden:. B.Am Markt sind derzeit folgende Flash-Architekturen gängig, die sich vor allem in der internen Ansteuerungslogik – und damit z.

NAND-Flash

die Flashtransistoren sind in gewissen Anzahlen hintereinander geschaltet (Serienschaltung). Das entspricht dem n-Kanal-Zweig eines NAND-Gatters in der CMOS-Technologie.

NOR-Flash

die Flashtransistoren sind über eine sog. Bitline parallel geschaltet – diese kann je nach genauer Architektur auf der Source- oder der Drain-Seite liegen. Über diese Bitline werden die Zellen dann auch ausgelesen. Das entspricht einer Verschaltung wie im n-Kanal-Zweig eines NOR-Gatters in CMOS.

Ausserdem lassen sich hier erheblich kürzere Zugriffszeiten realisieren: die Parallelschaltung hat den geringeren Widerstand zwischen Stromquelle und Auswerteschaltung.Die NAND-Architektur zielt auf Märkte, in denen es auf viel Speicher auf wenig Raum ankommt (wie bei den ersten vier Beispielen oben), weniger jedoch auf geringe Zugriffszeit auf ein beliebiges Datum: die Strombegrenzung durch die Serienschaltung ist hier limitierend. Die NOR-Architektur setzt auf den Ersatz von UV-löschbaren EPROMs (die zwischenzeitlich von Flash-Bausteinen nahezu ersetzt sind und kaum noch weiter entwickelt werden).

Flash-Speicher haben eine begrenzte Lebensdauer die in einer maximalen Anzahl an Lösch-Zyklen angegeben wird (zwischen 10-100.000 Zyklen für NOR-Flash und bis zu 1 Million für NAND-Flash). Dies entspricht gleichzeitig der maximalen Anzahl Schreib-Zyklen, da der Speicher jeweils blockweise gelöscht werden muss, bevor er wiederum beschrieben werden kann. Diese Zyklenzahl wird Endurance genannt.

Eine andere wichtige Kenngröße ist die Zeit der fehlerfreien Datenhaltung, die Retention.